隔行转逐行处理FLI2200 一、概述 FLI2200从复合视频输入产生高质量的图像输出，包含525/60 (NTSC) 和 625/50 (PAL 或 SECAM)。FLI2200内部处理为10位/通道，借此保证了高质量信息，它的输入和输出都是10位/通道，但也支持在灵敏度要求若低的8位/通道。FLI2200 最低需要 4 MB的 SDRAM才能达到最高质量效果，但它也可以在牺牲灵敏度，无内存的优化模式下运行，所以它可以作为高端和低端产品设计之用。 FLI2200 集合很多功能在低耗配置时提供最大缓冲，包含片内时钟发生器，SDRAM控制器，显示控制器，输入输出转换。它利用标准的2线制串行总线更易于控制，操作寄存器。它支持所有数字解码器的 ITU-R BT 656格式、ITU-R BT 601格式或24Bbit Y/Cb/Cr或RGB格式输出。 二、系统框图 三、特殊引管脚连接和功能 ◆ 电源连接 VSS：连接到数字地 VDD33：连接到数字电源，连接到数字电压3.3V或直接连接到数字地。 VDD25：数字逻辑电源节点，连接到2.5 V数字电源或耦合到数字地。 43 AVSS：PLL时钟电路的地，连接到数字地。 42 AVDD：PLL时钟电路的模拟电源，单独耦合到2.5V电源或直接耦合到AVSS管脚。 ◆ 控制信号 49 RESETB：复位，此管脚为低复位，内部寄存器恢复为缺省状态。 53 OE：此管脚为高时，FLI2200允许输出，为低时，输出处于高阻状态。 56-58 IFORMAT2-0：输入信号格式控制，这些管脚设置输入信号的格式，可通过I2C设置IfmtOvr位，即寄存器00H的第3位。 59-61 OFORMAT2-0：信号输出格式控制，这些管脚设置信号的输出格式，可通过I2C设置IfmtOvr位，即寄存器07H的第3位。 44-45 DADDR1-0：可通过设置DADDR1-0来决定器件总线控制地址，避免和连接在总线上的其它器件发送冲突，DADDR1-0允许器件地址设置为如下值：C0/C1H, C2/C3H, E0/E1H, E2/E3H。 46 MODE：当这管脚为低时，控制总线运行在从属模式，允许器件受外部程序控制，设置为高时， FLI2200通过I2C总线对外部存储器操作。 47 SDA：I2C数据线传输管脚。 48 SCL：I2C时钟线传输管脚。 40 PIXCLK：像素时钟输入，这个时钟用于驱动FLI2200的所有电路，主时钟和其它时钟由内部PLL转换而来。注意：当FLI2200用于D1输入模式时，PIXCLK时钟输入为每个像数两个循环（一个给亮度，一个给色差）。 62 N/P/IN/OUT 控制信号 (contd.) 52 NOMEM：无记忆模式控制输入，这管脚控制FLI2200的如下操作：设置为低时，器件使用外部存储器，设置为高时，FLI2200不需要外部存储器。在对视频质量要求不高的情况下，允许FLI2200使用在低损耗状态。为了确保SDRAM的启动，这管脚在电源上升的过程中必须为高，可通过I2C设置NMOv位，即寄存器05H的第1位。 ◆ 输入信号 27-18 G/YIN9-0：10位绿或亮度信号，此模式由IFORMAT2-0管脚设置，也可通过I2C设置IfmtOvr位，即寄存器00H的第3位，详情参考寄存器00H描述。信号在PIXCLK的上升沿取样。 15-6 B/CbIN9-0：10位蓝或Cb色度信号输入总线，此模式由IFORMAT2-0管脚设置，也可通过I2C设置IfmtOvr位，即寄存器00H的第3位，详情参考寄存器00H描述。复合模式由寄存器08H的第6，4和3位设置。所有的模式中，信号在PIXCLK的上升沿取样。在Y Cb Cr和Y Pb Pr模式下，Cb和Pb信号在4:2:2模式的PIXCLK上升沿取样。在复合Y/Cb/Cr模式下，PIXCLK的频率为27MHz，其他模式为13.5MHz。这些管脚不用的时候应该接地。 39-35 R/CrIN9-0：10位红或Cr色度信号输入总线，此模式由IFORMAT2-0管脚设置，也可通过I2C设置IfmtOvr位，即寄存器00H的第3位，详情参考寄存器00H描述。复合模式由寄存器08H的第6，4和3位设置。所有的模式中，信号在PIXCLK的上升沿取样。在Y Cb Cr模式下，Cr信号在4:2:2模式的PIXCLK上升沿取样。在复合模式下，PIXCLK的频率为27MHz，其他模式为13.5MHz。这些管脚不用的时候应该接地。 3 HSYNCREFI：行同步或参考输入，此管脚输入行同步或参考信号，这一功能可以由程序控制寄存器00H的第4位完成，同步或参考脉冲与视频开始位置的关系可由程序在一个小范围内控制。在FLI2200用于ITU-R BT 601/D1模式下时，内部产生同步，这管脚不用，并接到低，这种情况下，所有的同步信息来源于信号。 4 VSYNCREFI：场同步或参考输入，这管脚输入场同步或参考信号，这一功能可以由程序控制寄存器00H的第4位完成，同步或参考脉冲与视频开始位置的关系可由程序在一个小范围内控制。在FLI2200用于ITU-R BT 601/D1模式下时，内部产生同步，这管脚不用，并接到低，这种情况下，所有的同步信息来源于信号。 5 FLDIN：奇偶场识别输入，源场标志信号必须连到这管脚，这个信号为低时，选择偶数场，为高时，选择奇数场。当寄存器00H的第4位设置为低，输入时序基于HREF 和VREF，并且这个信号是必须的，当设置为高时，输入时序基于HSYNC 和 VSYNC，并且这个信号由内部产生。当寄存器06H的第5位设置为高，这个信号可以作为30Hz电影信号的区分标志。 ◆ 输出信号 65-72 G/YOUT：绿色或亮度信号输出 93-94 B/CbOUT9-0：蓝色或Cb色度信号输出总线，在RGB模式下输出蓝信号，在Y Cb Cr模式下输出Cb信号，这个模式由OFORMAT2-0设置，这一功能可通过I2C总线设置OfmtOvr位，即寄存器07H第3位。通过设置寄存器08H第5位，这个总线可以工作在复合模式下，信号时钟为RGB 或YUV 4:4:4的 YCLKO的下降沿，在YUV 4:2:2模式下，信号输出在YCLKO的下降沿和上升沿之间，在YcbCr（假D1）模式下，信号输出在MEMCLKO的上升沿。 77-83 R/CrOUT9-0：红色或Cr色度信号输出总线，在RGB模式下输出红色信号，在Y Cb Cr模式下输出Cr信号。 86-88 YcbCr：色差信号 116 CCLKO：色度输出采样时钟，这个时钟来自于PIXCLK并是YCLKO的1/2倍频率，在30位4：2：2输出模式下，色度信号输出在YCLKO下降沿，时钟的上升沿改变。 117 YCLKO：采样时钟输出，这个时钟来自于PIXCLK并是YCLKO的两倍频率，在30位和20位的输出模式下，输出信号将在时钟下降沿改变。 89 VREFO：场参考输出，在场消影期间第一个图像信号由高变为低时，该管脚出现高电平指示。极性和时序可由程序控制。 90 HREFO：行参考输出，在行消影期间第一个图像信号由高变为低时，该管脚出现高电平指示。极性和时序可由程序控制。 91 VSYNC/ CREFO：场同步输出，提供场同步输出，它的极性可由程序控制，根据应用要求可代替同步的复合参考同步也可由程序控制。 92 H/CSYNCO：行或者复合同步信号输出，提供行同步输出，它的极性可由程序控制，复合信号输出CSYNC也可由程序控制。 110 FILM：电影模式检测输出，当FLI2200检测到24 fps电影视频，该管脚将被设置为高，没检测到电影模式，该管脚被置低。 ◆ SDRAM 接口信号 125-131 ADDR10-0 ：SDRAM地址总线，这个信号总线用于扩展SDRAM的寄存器寻址，它应和内存芯片的A10-0连接。 176-169 DATA29-0：SDRAM D数据总线，这个信号总线用于从外部SDRAM D内存区双向传输数据，当用作64 Mbit SDRAM时，必须连到DQ29-0内存总线，当用作双16 Mbit SDRAM时，这个30位的总线可以和两个16位的内存总线连接以如下两种方式连接，一个16线，一个14线，或者两个15线。 118 MEMCLKO：SDRAM时钟和2X输出采样时钟，这个时钟来自于PIXCLK并是YCLKO的两倍频率，高电平连到SDRAM 的CLK管脚有效，当选择10位输出模式时，输出时钟信号将改变时钟速率，并用作时钟输出。 119 WEN：SDRAM写允许端，低电平连到SDRAM 的WE管脚有效。 120 RASN：SDRAM行地址选择，低电平连到SDRAM 的RAS管脚有效。 121 CASN：SDRAM列地址选择，低电平连到SDRAM 的CAS管脚有效。 122 BSEL：SDRAM区域选择，当用2个16 Mbit SDRAM时，该管脚连到BA（也称BS或A11），当用64 Mbit SDRAM时，该管脚接到BA0（也称BS0或A11），并且BA1/BS1（也称BA当BA0作为A11的参考时）必须连接到地。 ◆ 测试输入 41 TEST5-0：这些管脚仅作测试之用，一般接到低电平。 ◆ 测试输出 112, 113 TESTO1-0：这些管脚作为测试用，一般无连接。
FLI2200引管脚功能
类型
符号
功能说明
电压值
引管脚
供电
VSS
VDD33
VDD25
AVSS
AVDD
数字部分接地管脚
数字部分供电
内核逻辑部分供电
PLL部分接地
PLL部分供电
0 V
3.3 V
2.5 V
2, 17, 34, 55, 64, 74, 85,96, 106, 115, 124, 132, 138, 145, 152, 159, 168
1, 33, 63, 73, 84, 95, 105, 114, 123, 137, 144,151, 167
16, 54, 107, 158
43
42
控制
RESETB
OE
IFORMAT2-0
OFORMAT2-0
DADDR1-0
MODE
SDA
SCL
PIXCLK
N/P/IN/OUT
NOMEM
内部复位控制输入
输出允许控制
输入信号格式控制
输出信号格式控制
I2C总线地址设置
I2C总线操作模式控制
I2C总线数据线
I2C总线时钟线
像素时钟输入
制式指示
无存储器模式控制输入
3.3 V CMOS
49
53
56-58
59-61
44-45
46
47
48
40
62
52
输入
G/YIN9-0
B/CbIN9-0
R/CrIN9-0
HSYNCREFI
VSYNCREFI
FLDIN
10位G信号或Y信号输入
10位B信号或Cb色度信号输入
10位R信号或Cr色度信号输入
行同步参考输入
场同步参考输入
场识别信号输入
27-18
15-6
39-35,32-28
3
4
5
输出
G/YOUT9-0
B/CbOUT9-0
R/CrOUT9-0
CCLKO
YCLKO
VREFO
HREFO
VSYNC/CREFO
H/CSYNCO
FILM
10位G信号或Y信号输出
10位B信号或Cb色度信号输出
10位R信号或Cr色度信号输出
色度采样时钟输出
亮度采样时钟输出
有效场开始指示输出
有效行开始指示输出
行同步参考输出
场同步参考输出
电影模式检测输出
65-72, 75-76
93-94, 97-104
77-83, 86-88
116
117
89
90
91
92
110
SDRAM控制
ADDR10-0
DATA29-0
MEMCLKO
WEN
RASN
CASN
BSEL
SDRAM地址线
SDRAM数据线
SDRAM时钟
SDRAM写控制
SDRAM行地址选通
SDRAM列地址选通
SDRAM块选择
125-131, 133-136
176-169, 166-160, 157-153, 150-146, 143-139
118
119
120
121
122
测试
TEST5-0
TESTO1-0
测试信号输入
测试信号输出
41, 50, 51, 108, 109, 111
112, 113
游客，您好 
