AD9883A内部包含140 MHz ADC，1.25 V参考电压，PLL和可编程的增益，嵌位控制。用户只需要提供3.3 V的电源，模拟输入，Hsync、Vsync或COAST信号。通过I2C对内部寄存器的正确设定，即可获得数字化的信号输出，输出电平呈现+3.3 V的三态。
AD9883A片内由Hsync输入产生一个采样时钟，它的输出频率从12 MHz 到140 MHz。140MSPS 时PLL时钟波动典型值为 500ps p-p。COAST出现时，若没有Hsync，PLL保持其输出频率。它提供一个取样相位调整。数据，时钟输出和相位的关系继续保持。AD9883A还可以处理复合同步信号和绿色带同步信号的同步分离处理。嵌位信号可由内部产生，也可由用户从CLAMP引管脚输入，此功能可由寄存器的相应位设置选择。
AD9883A特殊管脚功能描述
l HSOUT：行同步输出
由前端输入的分离行同步信号直通得到，或由带同步的亮度信号经过芯片内部同步分
离电路处理得到，其输出极性由I2C总线控制寄存器的相应位来确定。
l VSOUT：场同步输出
由前端输入的分离场同步信号直通得到，或由带同步的亮度信号经过芯片内部同步分
离电路处理得到，其输出极性由I2C总线控制寄存器的相应位来确定。
l DATACK：数据采样时钟输出
此管脚为采样时钟输出。它由输入的行同步信号通过内部锁相环电路计算得到所需要的
采样时钟，此时钟信号的稳定性直接影响到画面的稳定性。
l SDA：串行数据I/O
l SCL：串行时钟
A0：串行地址输入1
（要完全了解2线制串口的工作原理，请参考2线制串口控制部分）
l RED[0..7]：数据输出，红色信号通道
l GREEN[0..7]：数据输出，绿色信号通道
l BLUE[0..7] ：数据输出，蓝色信号通道
主要R、G、B数据输出，最高位为MSB。从像素采样到输出的延时是固定的。当采样时间随相位调整器改变时，输出时序、时钟、数据和行同步信号输出也改变。所以时序关系着信号的稳定。
l RAIN：红通道模拟输入
l GAIN：绿通道模拟输入
l BAIN：蓝通道模拟输入
RED, GREEN 和 BLUE图像信号高阻抗独立输入。（三个通道是一样的，能用于任何颜色，亦可接收YUV信号。）输入可调节范围为0.5 V 到 1.0 V，这些管脚应该统一同样的嵌位电路。
l HSYNC：行同步输入
此管脚接受一个逻辑信号，用于参考建立行时序，并为图像时钟产生器提供参考频率。其逻辑属性由串行寄存器0EH的第6位控制（行同步极性标志位）。仅当行同步前廊为上升沿，后廊可以忽略。当行同步极性为0时，行同步取下降沿。当行同步极性为1时，行同步取上降沿。其输入还包含噪声抑制施密特触发器，输入极限位1.5 V。
l VSYNC：场同步信号输入
此管脚为场同步信号输入。
l SOGIN：绿色带同步信号输入
这个输入为带同步的信号提供一个辅助处理通道，一般的RGB信号在GREEN通道上会带同步信息。此管脚连接到一个带有内部阀值的高速比较器上，阀值可由程序控制，以10 mV为步长，从输入信号最低的电平上方10 mV到300 Mv（包含同步信息的地方），缺省阀值为150 mV与高速比较器做比较，小于阀值的信号保留，相当于一个切割电路，即将同步信息提取出来。（这是一个包含行场同步信息的复合同步信号，它必须在通过行同步信号之前分离）。此管脚不用时加电阻到地。
l CLAMP：外部钳位电平输入
l COAST：无均衡脉冲的复合同步信号输入
l REF BYPASS：内部参考分压电路
内部1.25V参考分压电路，它必须通过0.1F的电容连到地，精确度为4%,温度系数为50 ppm,对于AD9883A的大部分应用是足够的，如果需要更高精确度，可以提供一个外部参考。
l MIDSCV：中级电压参考旁路
内部中级电压参考旁路，它必须通过0.1F的电容连到地，这个精确电压随绿枪增益改变，相位时钟发生器PLL需要外部滤波，这管脚的滤波电路见图6，这是种理想的方式，可将噪声和寄生效应降到最小。
l FILT：滤波器外部电路
采样时钟的正确产生，依赖于此滤波电路的正常工作，所以此电路的参数选择直接影
响到信号的稳定性及正确性。
l VD：主电源供电
这些管脚为电路的主要部分提供电源，电压必须稳定，最好经过滤波处理。
l VDD：数字信号输出供给电源
高速的数字信号输出（高达110 MHz）容易产生对电源产生干扰，所以VDD管脚的供电和VD得供电一定要分离开来，这样可以将敏感的模拟电路干扰降到最小。如果后端电路要求使用较低的逻辑电平，那么VDD还可以连接2.5V的供电电压。
l PVD：时钟发生器的供给电源
AD9883A最敏感的部分是时钟发生器，这些管脚为时钟PLL供电，所以此电压最好单独供电。
l GND：地
片内所有电路地回路，AD9883A最好放置在一片完整的地上，最好不要将这个地划分为很多零散的地，这样对处理模拟，数字干扰不利。
信号流程：
图像数字化电路的主要任务是将输入的图像经过A/D转换器（AD9883）的数字化采样，形成后级图像处理芯片能够处理的数字图像信号。
经过前级图像通道切换选择电路的选择，输入的纯图像信号经过外接的电阻、电容的耦合后，输入到A/D转换器（AD9883）的第54管脚(RAin),第48管脚(GAin)，第43管脚(BAin)。
切换选择后的行同步(HSYNC)信号、场同步(VSYNC)信号通过防抖动电路（HSYNC通道由电阻、电容组成，VSYNC通道由电阻、电容组成）后，输入到A/D转换器（AD9883）的第30管脚(HSYNC)和第31管脚(VSYNC)。
从CPU的第8管脚（CLK）管脚，第9管脚（DATA）管脚输出的I2C控制信号，被外接的三极管构成的电平转换电路进行电平转换后，通过电阻、电容连接到A/D转换器（AD9883）的第56（SCL）、57（SDA）管脚，对A/D转换器进行控制设定。
A/D转换器（AD9883）在I2C控制信号的控制下，同时根据输入的行场同步信号的频率及极性，以及第33管脚输入的滤波值，将输入的行频信号分频成与输入图像变化频率相适应的采样时钟。另一方面，A/D转换器（AD9883）根据I2C控制信号设定的相位，钳位电平及增益等，按照新分频得到采样时钟频率对输入的模拟图像信号进行数字化采样，使输入的模拟图像信号变成数字图像信号。
数字化后的R/G/B图像信号分别从A/D转换器（AD9883）中各自的通道中输出（R0~R7：第77~70管脚；G0~G7：第9~2管脚；B0~B7：第19~12管脚），分别经排阻（R通道：RP300,RP301；B通道：RP302, RP305；G通道：RP303, RP304）的缓冲后，输出给后级的图像处理芯片。
在A/D转换器内形成的时钟信号从A/D转换器的第67管脚输出，经过滤波电路滤波后输出到后级的图像处理芯片的时钟输入端。 AD9883A引管脚功能
游客，您好 
