主要特点
●片内集成了电压调节器。
●内含PLL解调器。
●芯片内集成了VCo。
●使用时无需调整。
●灵敏度很高。
●采用28脚SSOP封装。

AD6402的封装外形图：

  工作原理
  由于AD6402具有灵敏度高和动态范围宽的特点以及双下变频结构，从而构成了高集成度的收发机的基础，其片内的低压降调节器把中频和解调器VC0隔离起来以防止电源电压的变化。AD6402可用内部控制电路来关断一些子电路，以减小功耗。下图为AD6402的功能原理框图。

  (1)接收过程
  AD6402内含第二混频器、集成的第二中频带通滤波器、对数限幅放大器和PLL解调器。在中频输入端通常需要SAW中频带通滤波器，以提供信号选择性。

    SAW滤波器的输出是通过第二下变频混频器进入AD6402的，它是一个高增益双平衡Gilbert类型结构的混频器。该混频器将接收信号变换到第二中频，第二中频是参考频率的1.5倍或2.5倍。倍数由REFSEL脚的状态决定。芯片内的双单元带通滤波器还可提高选择性，以提供对相邻信道的衰减。
    带通滤波器的输出被送入连续检测对数限幅中频放大器中。RSSl检测器分布在整个IF段和混频器中，能提供80dB的动态范围。中频段的限幅增益可超过80dB。RSSI信号是经过低通滤波后再经过外部电路处理，最后送到基带子系统。对数放大器的限幅输出被送入PLL解调器，该解调器用于接收信号的解调处理。PLL使用集成的VCO，无需任何外接元件。

  (2)发送过程
  发送信号通道包括一个可由用户进行设置的低通滤波器，以防止发生基带发送信号的频率混叠。中频VCO被调谐到接收的中频频率加上需要的解调输入频率的特定频率上，VCO可被发送信号依照FM或者FSK方案进行开环调制。接收中频混频器使用高端混频，因此中频VCO应当被调谐到这样一个频率上：该频率应等于中频频率加上PLL解调器输入的频率。
    发送中频VCO使用外部的储能电路。该信号被上变频到射频端的发送频率上。使用发送中频VCO可防止来自功率放大器和射频频率的反馈所造成的解调电路的失真，因为频率间隔很大，因而储能电路还可被优化以提高调制线性度。
  (3)电压调节器
  AD6402内部包含有一个低压降的电压调器，以防止电源纹波对VCO和频综的影响。AD6402中频电路的调节器可为其射频段的VC0提供电源电压。AD6402的其他电路段则应使用独立的电源供电。把VC0电源隔离开来可减少由于VC0电源所造成的麻烦。
    (4)解调器工作
    PLL本身使用两个环路：一个用于快速频率捕获，另一个用于解调。频率捕获环路首先将VCO锁定到系统时钟的某一非整数倍上(3／2，5／2)，这有利于中频和系统时钟的选择，而且可使得系统时钟的整数倍位于中频的通带外，从而防止接收机的阻塞。一旦锁定，环路电压将存储在外部电容上，以设定解调时的VC0自由频率。这时第一个环路被打开，PLL使用第二个环路和相位检测器比较VCO的自由频率和到来的中频频率。VCO首先对到来的信号进行快速频率锁定和慢速相位锁定，再将PLL预调节到本地参考时钟，这有利于接收中频的快速锁定。这时，PLL产生的基带电压正比于接收信号的频率偏移。