主要特点
    ●是中频子系统芯片。
    ●采用带通∑一△调制方式。
    ●具有13dB AGC范围的可变增益预放大器。
    ● 可用于LNA偏置的运算放大器。
    ●  内含超低功耗设计，采用2．7V的工作电压，电流消耗为4．8mA。
    ●能进行低功耗控制。

下图所示为AD6140的引脚排列：

工作原理
    AD6140中的∑-△调制器在低噪声量化器中使用了反馈，以对量化噪声的频谱进行整形。使用这一技术，可对任意通带外的噪声进行整形，而在此通带内可放置一调制信号。∑-△调制器在对输入进行再生时，也增加了量化噪声，这种噪声可用数字滤波器予以滤除，该滤波器被称为抽取滤波器。在ADC中应用这一技术，可以在数字通信中对中频信号进行转换。
    AD6140的工作原理如下图所示。芯片中的声预放大器用于接收第一中频输入信号，它是电压为16．4μV～63．2mVp-p、频率为49．6MHz的信号。预放大器提供的可变增益为l2～25dB。

    混频器使用的本振输入频率为47.792MHz或49.408MHz，本振信号应为200mVp-p的差分信号，该信号经交流耦合到AD6140。混频器的增益是本振电平的函数，因此在应用设计中必须保证本振电平为200mVp_p。在AD6140中还有混频器后置放大器，从混频器和混频器后置放大器得到的增益为5dB。    调制器使用的是6.144MHz时钟，此时钟为差分ECL输入信号。在AD6140中的ECL到CMOS电平的转换器可将ECL电平转换为单端CMOS时钟信号。6.144MHz单端CMOS时钟信号由⑦脚提供。AD6140⑥脚为输出数据，是6．144MHz的比特流。调制器的信号增益是～0．77dB。
    在调制器内，输出数据数字比特流通过1比特D／A转换器馈送到内部的许多点上。此反馈信号的电平称为满刻度电平，它定义了调制器的输入信号电平，这可能使输出数字数据流中包含最大数量的1，称为最大1密度，它代表着调制器的带内最大输出信号功率。满刻度电平设定为2VP-p或-4.77dB(对于1500Ω电阻)。当馈送到调制器的信号为-4．77dB时，调制器进入非稳定态，因此送到调制器的输人信号应比此信号低5dB。此电平为剪切电平，为-9.77dBm(对于1500Ω电阻)。到调制器的最大信号并不对应着最大的1密度，因而并没有达到模拟数字转换器(调制器和抽取滤波器)的最大动态范围。抽取滤波器应具有5dB的增益。
    输出信号的信噪比在增加到某一点时将迅速下降，这代表着调制器变得不稳定时的输入信号电平，因此最大输入信号电平受调制器变为不稳定的那一点的约束。动态范围的定义是在调制器将要变为不稳定的那一点处的积分噪声基底(在特定带宽内)和输出信号的功率之差。对于192kHz处的6.25kHz带宽，AD6140的动态范围为83dB。
    为了增加AD6140的有用输入信号的范围。AD6140使用AGC检测器来检测调制器的输入信号电平，并调整预放大器的增益。AGC电路提供l3dB的自动增益控制范围。内部的AGC电压为700～1.55mV(分别对应于最小和最大增益)，此电压可在⑥脚进行测量。
    AD6140可工作于睡眠方式(低功耗)和激活方式(正常功耗)。设定POWER—DOWN脚为高，可使芯片进行睡眠方式；设定POWER—DOWN脚为低，可使芯片进入激活方式。芯片内部还提供了辅助放大器，可以为外部的LNA提供偏置。
    AD6140可被设计用于主时钟为6.144MHz、第一中频输入频率为49．6MHz和带通调制器的中心频率为l9．2kHz的特定频率应用中，可使用高端或低端本振注入，这时AD6140的性能指标只对上述频率规划有效，偏离这些频率则会产生性能的恶化。