主要特点
    为高速TxDAC+S系列成员之一，且与该系列其他芯片的引脚兼容，可提供10、12和14位的分辨率。
    具有超高速的300MSPS转换速率。
    带有双10位锁存和多路复用输入端口。
    内含时钟倍增器，可采用差分和单端时钟输入。
    功耗低，在2.7～3.6V的单电源时，其功率低于300mW。
    片内带有1.20V且具有温度补偿的带隙电压基准。
    采用先进、低成本的0.35μmCMOS工艺制造。

引脚中文

    10UTA(43脚)：差分DAC电流输出端。
    10UTB(42脚)：差分DAC电流输出端。
    REFIO(39脚)：基准输入／输出端。
    DIV0、DIV1(37、38脚)：PLL控制和输入端口模式选择输入端。
    FSADJ(40脚)：满刻度电流输出调节端。
    AVDD(41脚)：模拟电源电压。
    ACOM(44脚)：模拟公共端。
    DVDD(5，21脚)：数字电源电压。
    DCOM(4，22脚)：数字公共端。
    PLLVDD(47脚)：相位锁存回路电源电压。
    CLKVDD(48脚)：时钟电源电压。
    CLKCOM(45脚)：时钟和相位锁存回路公共端。
    CLK+(2脚)：差分时钟输入端。
    CLK-(3脚)：差分时钟输入端。
    LPF(46脚)：PLL的低通滤波器。
    RESET(1脚)：内部时钟分频器清零。

PLL-LOCK(6脚)：PLL锁定显示器输出。
DB8一P1／DB0一P1(7～16脚)：数据位，DB9～DB0，端口1。
DB9-P2／DB0-P2(23～32脚)：数据位，DB9～DB0，端口2。

AD9751的内部结构和外围设计电路：